The book describes the prospects of the families of PLIPs (Programmable Logic Integrated Circuits) of the company Altera, briefly describing their architecture and temporal parameters of the devices, as well as the languages ​​of description of hardware AHDL and VHDL. In a separate chapter, examples of implementing certain algorithms on Altera boards are given. Book Description: "PLIS Firm Altera Design of Signal Processing Devices" Author: Стешенко В. Б. 2000 Додэка Summary: This book provides an overview of the prospects of the families of Programmable Logic Integrated Circuits (PLIS) of the company Altera, briefly describing their architecture and temporal parameters of the devices, as well as the languages ​​of description of hardware AHDL and VHDL. In a separate chapter, examples of implementing certain algorithms on Altera boards are given. The book is intended for engineers and researchers who work with PLIS and are interested in the development of modern knowledge in this field.

В книге описаны перспективы семейств PLIP (Programmable Logic Integrated Circuits) компании Altera, кратко описаны их архитектура и временные параметры устройств, а также языки описания аппаратного обеспечения AHDL и VHDL. В отдельной главе приведены примеры реализации тех или иных алгоритмов на платах Altera. «PLIS Firm Altera Design of gnal Processing Devices» Автор: Стешенко В.Б. 2000 Додэка Резюме: В данной книге представлен обзор перспектив семейств программируемых логических интегральных схем (PLIS) компании Altera с кратким описанием их архитектуры и временных параметров устройств, а также языков описания аппаратных средств AHDL и VDL ЛПВП. В отдельной главе приведены примеры реализации тех или иных алгоритмов на платах Altera. Книга предназначена для инженеров и исследователей, которые работают с ПЛИС и заинтересованы в развитии современных знаний в этой области.

Il libro descrive le prospettive delle famiglie PLIP (Programmable Logic Integrated Circuits) di Altera, le loro architetture e le impostazioni temporanee dei dispositivi e i linguaggi di descrizione dell'hardware AHDL e VHDL. In un singolo capitolo sono riportati alcuni esempi di implementazione di algoritmi sulle schede di Altera. «PLIS Firm Altera Design of Ni Processing Devices» Scritto da Steschenko V.B. 2000 Dodeca Curriculum: Questo libro fornisce una panoramica delle prospettive delle famiglie di schemi integrali logici programmabili (PLIS) di Altera, con una breve descrizione delle loro architetture e dei parametri temporanei dei dispositivi e dei linguaggi di descrizione dell'hardware AHDL e VDL LPVP. In un singolo capitolo sono riportati alcuni esempi di implementazione di algoritmi sulle schede di Altera. Il libro è rivolto a ingegneri e ricercatori che lavorano con il PLIS e sono interessati a sviluppare le conoscenze moderne in questo campo.

''

本はAlteraのPLIP （Programmable Logic Integrated Circuits）ファミリーの視点を説明し、アーキテクチャとデバイスのタイミング、およびハードウェア記述言語AHDLとVHDLについて簡単に説明します。別の章では、Alteraボード上の特定のアルゴリズムの実装例を示します。「PLIS Firm Altera Design of gnal Processing Devices」著者：Steshenko V。B。 2000 Dodeka要約：この本では、Alteraのプログラマブル論理集積回路（PLIS）ファミリの概要を、AHDLと同様に説明しますハードウェア記述言語とHDL VDL。別の章では、Alteraボード上の特定のアルゴリズムの実装例を示します。この本は、FPGAと協力し、この分野の近代的な知識の開発に興味を持っているエンジニアや研究者を対象としています。